×

Uh-oh, it looks like your Internet Explorer is out of date.

For a better shopping experience, please upgrade now.

Kapazitiv gekoppelte Impulsbelastung zur Evaluierung der Festigkeit von integrierten Schaltungen gegenüber elektrostatischen Entladungen
     

Kapazitiv gekoppelte Impulsbelastung zur Evaluierung der Festigkeit von integrierten Schaltungen gegenüber elektrostatischen Entladungen

by Dirk Walter
 
Diplomarbeit aus dem Jahr 2006 im Fachbereich Elektrotechnik, Note: 1.1, Universität der Bundeswehr München, Neubiberg (Eletrotechnik FH), Sprache: Deutsch, Abstract: Elektrostatische Entladungen (ESD) sind eine der Hauptausfallursachen integrierter Schaltungen. Mittels ESD-Belastungsmodellen wird versucht, eine Schaltung auf

Overview

Diplomarbeit aus dem Jahr 2006 im Fachbereich Elektrotechnik, Note: 1.1, Universität der Bundeswehr München, Neubiberg (Eletrotechnik FH), Sprache: Deutsch, Abstract: Elektrostatische Entladungen (ESD) sind eine der Hauptausfallursachen integrierter Schaltungen. Mittels ESD-Belastungsmodellen wird versucht, eine Schaltung auf Auf-fälligkeiten bezüglich elektrostatischer Entladung zu untersuchen. Das dabei häufig eingesetzte CDM Verfahren (Charged Device Model) bietet jedoch nicht die Möglichkeit ESD-Belastungen bereits frühzeitig auf dem Wafer durchzuführen.

Das in dieser Diplomarbeit vorgestellten Verfahren (Capacitive Coupled - Transmission Line Pulser (CC-TLP) Verfahren auf Waferlevel) erlaubt eine Emulation des CDM auf gehäuselosen Schaltungen. Mittels eines kapazitiv gekoppelten vf TLP Pulses wird dabei ein Pin oder ein Pad der Schaltung belastet. Die Gefahr einer Frühentladung durch Funkenüberschlag (Luftentladung) besteht bei diesem Verfahren nicht. Es wird somit eine bessere Reproduzierbarkeit erreicht.

Die Schwerpunkte dieser Diplomarbeit liegen in der Optimierung des Messaufbaus und dem Vergleich der Ergebnisse mit bereits vorhandenen Messungen der gleichen Schaltung.

...

Es kann festgehalten werden, dass eine Schaltung welche sich als robust gegenüber CC-TLP Belastungen auf Waferlevel erweißt, unabhängig vom Gehäuse auch keine Beeinträchtigungen durch CDM-Belastungen zeigen wird. Diese frühzeitige Möglichkeit, der Überprüfung der CDM-Festigkeit von Schaltungen, sollte einen nicht unerheblichen Zeit- und Kostenvorteil bieten.

Der industrielle Einsatz des CC-TLP Verfahrens auf Waferlevel wird als Ergänzung des CDM-Verfahren gesehen. Eine Standardisierung dieses Verfahrens durch die ESDA (Electrostatic Discharge Association) wird vorgeschlagen.

Product Details

ISBN-13:
9783656063681
Publisher:
GRIN Verlag GmbH
Publication date:
08/28/2013
Pages:
78
Product dimensions:
5.83(w) x 8.27(h) x 0.19(d)

Customer Reviews

Average Review:

Post to your social network

     

Most Helpful Customer Reviews

See all customer reviews