Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen
Diplomarbeit aus dem Jahr 2007 im Fachbereich Informatik - Theoretische Informatik, Note: 1, Technische Universität Darmstadt, Sprache: Deutsch, Abstract: Diese Arbeit baut auf einem Programm auf, das einen analogen Schaltkreis in das entsprechende VHDL-Modell zur späteren formalen Verifikation überführt. Das Programm wurde an der Technischen Universität in Darmstadt im Fachbereich Rechnersysteme entwickelt und ist durch die Erfolge dieser Arbeit letztendlich einsatzbereit.
1124439714
Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen
Diplomarbeit aus dem Jahr 2007 im Fachbereich Informatik - Theoretische Informatik, Note: 1, Technische Universität Darmstadt, Sprache: Deutsch, Abstract: Diese Arbeit baut auf einem Programm auf, das einen analogen Schaltkreis in das entsprechende VHDL-Modell zur späteren formalen Verifikation überführt. Das Programm wurde an der Technischen Universität in Darmstadt im Fachbereich Rechnersysteme entwickelt und ist durch die Erfolge dieser Arbeit letztendlich einsatzbereit.
53.9
In Stock
5
1
Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen
68
Optimierung und Performancesteigerung bei der Generierung von VHDL-Modellen analoger Schaltungen
68Paperback
$53.90
53.9
In Stock
Product Details
| ISBN-13: | 9783869431338 |
|---|---|
| Publisher: | Examicus Verlag |
| Publication date: | 08/19/2016 |
| Pages: | 68 |
| Product dimensions: | 5.83(w) x 8.27(h) x 0.16(d) |
| Language: | German |
From the B&N Reads Blog